5. Úplné testy dvojvstupových základných logických členov
    Úplné testy základných logických členov detekujú poruchy t0 a t1 na primárnych vstupoch a výstupoch. Tým sú detekované vetky poruchy t0 a t1, pretože tieto členy neobsahujú vetvenie logického signálu vo vnútornej štruktúre obvodu. Úplné testy dvojvstupových základných logických členov so vstupmi a,b a výstupom f sú uvedené v tab.3a a tab. 3b.